⑩日本国特許庁(JP)

⑪特許出願公開

@ 公 開 特 許 公 報 (A) 平4-167010

®Int. Ci. ⁵

. . . .

識別記号

庁内整理番号

④公開 平成4年(1992)6月15日

G 05 F 3/26 H 03 F 3/343

A 8326

8938-5H 8326-5 J

審査請求 未請求 請求項の数 1 (全4頁)

◎発明の名称 電流源回路

②特 願 平2-293923

②出 願 平2(1990)10月31日

@発明者 坂本

和博

東京都渋谷区幡ケ谷2丁目43番2号 オリンパス光学工業

株式会社内

勿出 願 人 オ

オリンパス光学工業株

東京都渋谷区幡ケ谷2丁目43番2号

式会社

個代 理 人

弁理士 坪 井 淳 外2名

明細書

1. 発明の名称

電流源回路

2. 特許請求の範囲

第1のトランジスタのエミッタと抵抗の一端とが接続され、上記第1のトランジスタのベースと第2のトランジスタのベースとが接続され、上記抵抗の他端と上記第2のトランジスタのエミッタとが接続される型式の電流源回路において、

上記第1のトランジスタのエミッタと抵抗との接続点にダイオードまたはダイオードと等価な動作をする半導体素子からなるダイオード類のカソードが接続され、上記ダイオード類のアノードに電流級が接続され、上記ダイオード類のアノードと最低電位点との間にスイッチが接続されたことを特徴とする電流級回路。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、電流源回路とくに温度比例型の基準電流源回路に関する。

[従来の技術]

電源電圧に依存しない電流源回路は、アナログ 回路における基準電流源回路として頻繁に使用される。

第5図は一般的な基準電流額回路を示す図である。第5図のQ1、Q2はPNP型バイポーラトランジスタ(以下PNPトランジスタと略称する)であり、Q3、Q4はNPN型バイポーラトランジスタ(以下NPNトランジスタと略称する)である。またRは低抗である。

上記の回路は次の様に作動する。NPNトランジスタQ3のコレクタ電流およびPNPトランジスタQ2のコレクタ電流を共にI5とする。そうすると、NPNトランジスタQ3、Q4のベース電位VBは次式で表される。

VB-VTln15/1s

... (1)

ただし、

V T : kT/g

Is:逆方向的和電流

T ·: 絶対温度

k :ポルツマン定数

g :電子の電荷

またVBは次式の様にも表せる。

VB - (VT 1 n 15 / n Is) + R • I5

... (2)

ただし上記 n は、 N P N トランジスタ Q 3 のエリアファクタである。前記 (1) (2) 式より、基準電流 1 5 は次式の様になる。

I 5 = V T Q n ・ n / R (3) 上記 (3) 式より、基準電流 I 5 は低抗 R と N P Nトランジスタ Q 3 とのエリアファクタ n によっ て決定される。

[発明が解決しようとする課題]

第5 図に示す回路を集積回路(以下 I C と略称する)化した場合、抵抗 R の値 や N P N トランジスタQ 3 のエリアファクタ n は固定される。このため上記(3)式により決定される基準電流 I 5 を、必要に応じて変更することができないとう不具合がある。また電流値を変更するには回路を再設計する必要があり、それに要する時間や費用

れる。またD1は逆流阻止用のダイオードであり、 SW1はスイッチであり、11は前記基準電流 I との相関のある電流 I 1 を流す電流 W である。

本発明では上記基準式流級回路10のNPNトランジスタQ3のエミックとグイオードD1のカソードとを接続点3で接続している。また、ダイオードD1のアノードと電流級11の一端とスイッチSW1の片方の端子とを接続点4で接続している。スイッチSW1のもう一方の端子はGND端子2と接続されている。

次に上記のように接続された回路における基準電流1について説明する。

(a) スイッチSW1が閉じた状態の場合

電流 1 1 はすべて G N D 端子 2 へ流れるので、第 1 図の回路は基準電流源回路 1 0 のみの場合と等価になる。したがってこの場合の基準電流 1 は(3) 式より

I = V T Ø n ・ n / R ... (4) となる。

(b) スイッチSW1が開いた状態の場合

が増大する。

本発明の目的は、基準電流線の電流値を必要に 応じて任意に変更設定することが可能な電流線回 路を提供することにある。

[課題を解決するための手段]

上記課題を解決し目的を達成するために、本発明では次のような手段を講じた。

基準電流の設定値を変更可能にするために、抵抗に電流を注入し、かつ基準電流と相関のある電流源と、上記電流源の電流を最低電位端子にバイパスするためのスイッチと、このスイッチが閉じた状態のとき、電流を逆流させないためのダイオードとを備えるようにした。

第1図は本発明の概念図である。第1図において、第5図と同一部分には同一符号を付してある。Q1、Q2はPNPトランジスタであり、Q3、Q4はNPNトランジスタであり、Rは抵抗であり、nはNPNトランジスタQ3のエリアファクタである。上記各素子Q1、Q2、Q3、Q4、Rにより、基本的な基準電流級回路10が構成さ

NPNトランジスタQ3及びQ4のベース電位をVBBとすると、VBBは次のように表せる。

VBB=VT ln・1/ls … (5) またVBBは次のようにも表せる。

VBB- (VT 1 n · 1 / 1 s) + R (i + 1 i)

... (6)

ここで

II = m I … (7)とすると、(5)(6)(7)式より、基準電流I は次式で表される。

I **-** V T 』n · n / (m + 1) R ··· (8) 「作用】

上記手段を講じたことにより次のような作用が生じる。 電流源 1 1 から抵抗 R と N P N トランジスク Q 3 のエミックとの接続点 3 に電流を注入するようにしたので、 基準電流 I の設定値を変更することが可能となる。

[実施例]

(第1実施例)

第2.図は本発明の第1実施例を示す図である。

第2図において、Q1、Q2、Q5はPNPトラ ンジスタであり、Q3,Q4,Q6はNPNトラ ンジスタである。 D 1 はダイオードであり、 R は 抵抗であり、mは上記PNPトランジスタQ5の エリアファクタであり、nはNPNトランジスタ Q3のエリアファクタである。Q1, Q2, Q3, Q4、Rにより基本的な基準電流源回路10を構 成している。基準電流「に相関をもつ第1図に示 した電流源11は、上記PNPトランジスタQ1。 Q2、Q5により構成されるカレントミラー回路 で実現されており、(7)式の関係が成立する。 また第1図に示した電流値変更用のスイッチSW 1 はスイッチング用のNPNトランジスタQ6で 実現されている。そして上記トランジスタQ6の ベースに設けたコントロール端子5に制御信号を 人力することにより、上記接続点3へ電流【1= mlを適時供給するものとなっている。これによ

(A) N P N トランジスタ Q 6 が O N 状態ならば I - V T l n ・ n / R

第1実施例と同様の作用効果を奏する上、コントロール端子7、8、9に制御信号を選択的に入力することにより、スイッチング用のNPNトランジスタQ10、Q11、Q12をON-OFFさせ、その結果、基準電流 I を表ー1 のように設定できる利点がある。

		表 - 1	
Q 10	QII	Q 12	l / I réf
0	0	0	1 / 8
0	0	1	1 / 7
0	1	0	1/6
0	1	1	1 / 5
1	0	0	1 / 4
1	0	1	1/3
1	1	0	1 / 2
1	1	1	1

上記の表-1の中の「1」はNPNトランジスタQ10. Q11. Q12のON状態を示し、「0」はNPNトランジスタQ10. Q11. Q12のOFF状態を示している。また「ref はVT』n・n/R

(B) NPNトランジスタQ6かOFF状態なら は

[- V↑ 1 n · n / (m + 1) R となる。

(第2実施例)

第3図は本発明の第2実施例を示す回路図である。第2図と同一部分には同一符号を付し、説明を省略する。図示のごとく本実施例は第2図に示した回路のスイッチング用のNPNトランジスタQ6をNチャネル型のMOS FET M1 に置き換えた例である。その他の個所は第2図と同様の作用効果を奏する。

(第3実施例)

第4図は本発明の第3実施例を示す回路図である。第2図と同一部分には同一符号を付し、説明を省略する。図示のごとく本実施例は第2図に示した回路のPNPトランジスタQ5.ダイオードD1.スイッチング用のトランジスタQ6を複数個並列的に設けた例である。本実施例においては

である。

なお本発明は上記した各実施例に限定されるものではない。例えば、ダイオードD1の代わりにダイオードと等価な動作をする半導体案子からなるダイオード類を接続するようにしてもよい。このほか本発明の要旨を逸脱しない範囲で種々変形実施可能である。

[発明の効果]

以上説明したように、本発明によれば、回路設計段階で電流値の設定を変更可能な回路構成にしてあるので、基準電流源の電流値を必要に応じて変更設定することのできる電流源回路を提供できる。

4. 図面の簡単な説明

第1図は本発明の概念図、第2図は本発明の第1実施例を示す回路図、第3図は本発明の第2実施例を示す回路図、第4図は本発明の第3実施例を示す回路図である。第5図は従来技術を示す回路図である。

1 ··· 電源端子、2 ··· G N D 端子、Q 1 · Q 2 ·

特開平4-167010(4)

Q 3 … P N P トランジスタ、 Q 3 . Q 4 . Q 6 … N P N トランジスタ、 D 1 … グイオード、 R … 抵 抗、 S W 1 … スイッチ。

出願人代理人 弁理士 坪井 淳





